## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-211672

(43)Date of publication of application: 22.08.1990

(51)Int.CI.

H01L 29/784

G02F 1/136

G09F 9/30

(21)Application number: 01-032333

(71)Applicant: FUJITSU LTD

(22)Date of filing:

10.02.1989

(72)Inventor: SOEDA SHINICHI

NASU YASUHIRO


**ENDO TETSURO** 

## (54) THIN-FILM TRANSISTOR

#### (57) Abstract:

PURPOSE: To prevent the generation of a crack in a gate insulating film without having an adverse effect on insulating properties by forming laminated films including the gate insulating film by combining a film, internal stress of which displays tensile stress, and a film, internal stress of which displays compressive stress.

CONSTITUTION: A Ti film 8 is shaped onto a glass substrate 1 as a gate electrode G, an SiN film 2 as a gate insulating film and an a-Si layer 3 as an operation semiconductor layer are laminated onto the Ti film 8 in the order, and an n+ a-Si layer 4 as a contact layer and a Ti film 5 as a metallic film are laminated in source-drain electrode S, D sections. The Ti films used as the gate electrode G and the metallic film of the source-drain electrodes S, D are formed so as to display tensile stress and other films shaped through a plasma chemical vapor growth method so as to display compressive stress. Accordingly, internal stress in each section of a TFT is brought to a value close to zero, thus preventing the generation of cracks in the gate insulating film 2.



## **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩日本国特許庁(JP)

(1) 特許出題公開

# 9 公開特許公報(A) 平2-211672

Dint, Cl. 9	識別配号	庁內整理番号	<b>國公開</b>	平成 2年(199	00)8月22日
H 01 L 29/784 G 02 F 1/138 G 09 F 9/30	5 0 0 3 3 8	7370-2H 8422-5C 8624-5F H 0 審査器3	IL 29/78 R 朱育求 :	3 1 1 請求項の数 1	

砂特 顧 平1−32333

**企出 頭 平1(1989)2月10日** 

**②発 明 者 添 田 信 一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社** 

内

**郊**発 明 者 那 須 安 宏 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

**创発 贸 着 遵 藤 鉄 郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社** 

砂出 顋 人 富士 通株式 会社 神奈川県川崎市中原区上小田中1015番地

羽代 理 人 弁理士 井桁 貞一

男 拠 沓

1. 発明の名称

苺膜トランジスタ

#### 2. 特許論求の範囲

前記名談(F,)の内部の力(e,)と腹厚(d,)との機の即を略等に設定し、膜全体の質かけ上の応力を撃にしたことを特徴とする薄膜トランジスタ。

## 3. 强明の詳細な説明

(概 製)

複晶度示数原等の表示セル騒動に用いる**建設ト** ランジスタに随し、

ゲート絶縁膜のグラック発生を防止することを 目的とし、

絶縁危器板上に内部応力の大きなが異なる複数

の践も最后して形成した成階トランジスタであって、前記各膜の内部応力と護撃との指の和を時撃 に設定し、際全体の見かけ上の応力を等にした構 成とする。

#### 〔産業上の利用分野〕

本発明は機晶表示能震等の表示セル駆動に用いる確認トランジスタに関する。

理眼トランジスタを使用した皮品等のアクティブマトリクス型表示装置は、精膜トランジスクがスイッチング選子として他くため、各国電の限度を正確に制御することができ、大容強、勝明表示に退した異示装置である。そこで昨今では、ポケットTVの表示装置として既に商品化されているのを始め、OA端末機器の表示製置を目指して遊んに開発が行われている。

#### (従来の技術)

〇 A 端来視器の表示装置などのように、画面サイズの大きい表示装置を実現するためには、 医素

- 2 --

特開平 2-211672(2)

このクラックではゲート総経験とからその上層の動作半導体層とにまで進行し、ソース・ドレイン電板S. Dとゲート電板G間を運路する。なお、同図の4はn・aーSIEのようなコンタクト層であり、5はTi. Cr. AL級のような金属殿

- 3 -

これらの職を第1関に示すように、終結性基礎 1関から第1、第2、第3、・・・、第1の際P: (個レi=1、2、・・・、n)とする。本発明 では、これら各職F;の内部応力σ、と厚させ、 の他の利が、各部値において時等となるよう構成 した。

#### 〔作 用〕

上述したようにゲート絶縁股を含む積階級を、 内容応力が引張応力を示す限と圧縮応力を示す股 とを組合せると、引張応力と圧縮応力とでは力の 作用する方向が反対となるので、各限で; の内部 応力が組役し合い、ゲート路線度を含む積階積全 体の合成された内部応力は小さくなる。

即ち、ゲート絶縁膜を含む後層膜を体の応力。 は、各段下、の内部応力を o: 、厚さを d: とす ると、下記の式によって美される。

従って、々、とく」との組み合わせを適宜に選

てある.

#### 〔発明が解決しようとする腰鴟〕

そこでクラックの発生を動止するため、 製造方 法を組々検討して、内部応力の小さいゲート必経 膜を形成することが読みられている。

しかし製造方法の改良により、ゲート総辞職の 内部応方を低くすることはできても、及好な地縁 性が得られないなどの問題があり、低応力で且つ 能騒性の身好な職が得られる威膜条件を見つける のは難しかった。

本発明は上記問題を解信して、絶縁性に悪影響 を及ぼずことなしに、ゲート絶縁題のクラック発 生を防止する課践トランジスタマトリクスの提供 を目的とする。

#### (ผิ間を解決するための手数)

推議トランジスタは前述したように、絶縁性遊 板1上に、ゲート電極やゲート絶縁膜等、複数の 膜を積度して形成する。

- 4 -

び、各部位(各トランジスタマトリクス構成機) において o d の配を暗容とすれば、ゲート鏡 経験を含む積度配金体の内部の力 o で、どの部位 においても見掛け上はは癖とすることができる。

## (実施例)

第2国は本税明の一実施例の物膜トランジスタ の構成を示している。前配第4関と同一部分は同 一符号を付して示してある。

本実施制では以下訴述するように、どの部位に おいても、上記の式を満足するように各数の材質 と験厚を選択した。

同国に見られるように本党施例は、ガラス共板 「上にゲート電画 G として下 1 殿 8 を形成し、その上にゲート電極 G として S i N 膜 2 。 動作 半 み 暦 として a - S i 層 3 をこの頃に 釈厄し、ソース・ドレイン 収 板 5 。 D 部 は、コンタクト 層 としての n・a - S i 層 4 と む 既 眼としての T i 臓 5 を 積 圏 した。即ち、 T i 臓 8 が 第 1 の 隙、 S i N 膜 2 が 第 2 の 膜、 a・

~ 6 -

特謝平 2-211672(3)

a - 3)磨りが終りの酸、丁り取るが終るの酸に 相当する。

本書館例ではゲート電極Cとソース・ドレイン電優S。Dの金属膜に用いたTi膜が引張(テンシル)応力を示し、ブラズマ化学気組収長(PーCYD)法で影威した他の設は、成膜条件によって応力値は異なるが、すべて圧縮(コンプレッシブ)応力を示すように高限した。各項の応力と厚きを下記第1表に示す。

第 1 製

酸	ø;((yn/cn4)	以 to 4 (人)
T i 設 B	4 × 1 0 '	8 0 0
S i N 膜 2	- 1 × 1 0 '	3 0 0 0
4 - S ! 图 3	- 1 × 1 0 '	8 0 C
n · 4 - S i 图 4	- 2 × 1 0 '	4 0 D
T I 職 5	4 × 1 0 '	1 4 5 0

なお、上表の応力で、は、符号が+の場合は引 張応力、一の場合は圧縮応力であることを示す。

このように σ. と d. を超み合わせたことにより、ゲート Q 極部の内部成力 σ せ、前述の田式から、

- 1 -

した。

第 2 表

跌	ø;(dyn/cm²)	(人): かち羽
Ti膜6 SiNE2 a-SiB3 n-SiB3 n-SiB4 Ti膜5 SIN腱6	4 × 1 0 ° - 1 × 1 0 ° - 1 × 1 0 ° - 2 × 1 0 ° 4 × 1 0 ° 2,1× 1 0 °	0 0 0 3 0 0 0 4 0 0 3 0 0 0 3 0 0

上記咎成で、个:取8~5;N股6かぞれぞれ 第1の膜~毎6の数に相当する。

このように核酸した変形支充紙においても、ゲート電磁器およびソース・ドレイン電積配ともに、各膜の応力が相反し合って全体の内部応力がはきわめて小さな値となり、ゲート絶縁膜2中動作半線は異3のクラックは発生しない。

以上の如く2つの実施例はいずれも、ガラス 被1上の報母膜が、どの部分においても全体の心 力では特に近くなり、徒ってクラックは発生せず、 種際トランジスタの特性劣化がなく、位額底並び に製造少額りを同上させることができる。

なお、本発明は上記実施例に限定されるもので

Edid: /Edi

(4 ×880 - 1 ×3000 - 1 ×300 ) ×10\*

(860:3000:300)

 $=-100 \times 10^{\circ} / 4100$ 

≒ -- 2 × 10" (dyp/cm" )

となり、きわめて小さくなる。

また、ソース・ドレイン環様部においても、内部の力をは同じくO式から、

(3900+300+400+1450) ×10°

= 1700 × 10° / 5150

= 3 × 10<sup>4</sup> (dyn/cm²) .

となり、これまたらわめて小さくなる。

このように本実施例では、TPTの各部位における内部応力を導に近い値とすることができ、ゲート発移映2にはグラックの発生は見られなかった。

第3國は上記一実施例の雑成に、更に保護職と してSiN関もを形成した発料例であって、各財の厚さe」と応力は、を予能の第2版の如く選択

- 8 -

はなく、例えば、各膜の合計なさや、使用する多膜P、のぞれぞれの対質及び厚さ、或いは積層器 数等は、悪々選択し得るものである。

例えば、ゲート絶縁酸2の材質として、上記5iNおよび5iO。以外に、TiO。等を用いることもできる。

また、上記各般P: 金砂の見掛け上の窓力のは、 絶対値が19°のオーダー以下であれば、充分に クラックの発法を抑制できる。

#### (桑明の始界)

以上説明した如く、木動物によれば、強調トランジスクを構成する積弱膜のそれぞれの見かけ上の応力がきわめて小さくなるので、ゲート絶縁膜にクラックが発生せず、報順トランジスタ特性の劣化を防止でき、伝播法および改造少額りが向上する。

4. 図面の簡単な説明

第1回は本発明の構成説明図、

- 1 6 -

特開平 2-211672(4)

第2回は本発明の一実施関構成副明回、 第3回は本発明の姿形似此明回、 第4回は延卒の薄膜トランジスタの間臨点説明 3.

図において、1 は絶縁性器級(ガラス基板)、2 はゲート絶級膜、9 は動作半原体圏(a-Si層)、4 はコンタクト形(n・s-Si層) 5 は金属職(Ti膜)、Gはゲート電棚、F; 第 1~第n(し=1, 2, 3、・・・, n)の鉄、 S. Dはソース・ドレイン電極を示す。


代理人 弁理士 并 铅 貞 ~

—Fn 才p 4膜 Fn−1 Fn−2

——F3 #3a膜 ——F2 #2a膜 ——F1 #1n膜 距離性基礎


本発明の構成説明図 盤 1 図

- 11 -




本彩明-炭梔例構成:説明面 樂 2 図

特開平 2-211672(5)



本格明。変形例構攻設明図 第 3 図



海膜トランシスタの同題点説明図 第 4 図